內容簡介

本書是一本介紹通用CPU設計的入門書，以通俗的語言系統介紹了CPU和RISC-V架構，力求為讀者揭開CPU設計的神秘面紗，打開電腦體系結構的大門。

本書共分為四部分。第一部分是CPU與RISC-V的綜述，幫助初學者對CPU和RISC-V快速地建立起認識。第二部分講解如何使用Verilog設計CPU，使讀者掌握處理器核的設計精髓。第三部分主要介紹蜂鳥E203配套的SoC和軟體平台，使讀者實現蜂鳥E203RISC-V處理器在FPGA原型平台上的運行。第四部分是附錄，介紹了RISC-V指令集架構，輔以作者加入的背景知識解讀和註解，以便於讀者理解。

本書不僅適合CPU或晶元設計相關從業者閱讀使用，也適合作為大中專院校相關師生學習RISC-V處理器設計（使用Verilog語言）和CPU設計的指導用書。

作者介紹

胡振波，上海交通大學電子工程系本科、微電子學院碩士。擁有業界多年ASIC和CPU設計與驗證經驗，先後在Marvell任職ARM架構CPU設計高級工程師、在Synopsys任職研發經理、在比特大陸任職IC設計總監、在武漢聚芯微電子任職架構師，現致力於推動RISC-V架構在國內的傳播和發展。

第一部分 CPU與RISC-V綜述
第1章一文讀懂CPU之三生三世 2
1.1　眼看他起高樓，眼看他宴賓客，眼看他樓塌了——CPU眾生相 3
1.3　人生已是如此艱難，你又何必拆穿——CPU從業者的無奈 17
1.4　無敵是多麼寂寞——ARM統治著的世界 18
1.4.1 獨樂樂與眾樂樂——ARM公司的盈利模式 18
1.4.2 小個子有大力量——無處不在的Cortex-M系列 21
1.4.3 移動王者——Cortex-A系列在手持設備領域的巨大成功 23
1.4.4 進擊的巨人——ARM進軍PC與伺服器領域的雄心 25
1.5　東邊日出西邊雨，道是無晴卻有晴——RISC-V登場 25
1.6　原來你是這樣的“薯片”——ARM的免費計畫 28
1.7　舊時王謝堂前燕，飛入尋常百姓家——你也可以設計自己的處理器 28

第2章大道至簡——RISC-V架構之魂 29
2.1　簡單就是美——RISC-V架構的設計哲學 30
2.2　RISC-V指令集架構簡介 33
2.3　RISC-V軟體工具鏈 42
2.4　RISC-V和其他開放架構有何不同 44

第3章亂花漸欲迷人眼——盤點RISC-V商業版本與開源版本 46
3.1　各商業版本與開源版本綜述 47
3.2　總結 53

第4章開源RISC-V——蜂鳥E200系列超低功耗Core與SoC 54
4.1　與眾不同的蜂鳥E200處理器 55
4.2　蜂鳥E200簡介——蜂鳥雖小，五臟俱全 56
4.3　蜂鳥E200型號系列 57
4.4　蜂鳥E200性能指標 58
4.5　蜂鳥E200配套SoC 59
4.6　蜂鳥E200配置選項 60

第二部分手把手教你使用Verilog設計CPU
第5章先見森林，後觀樹木——蜂鳥E200設計總覽和頂層介紹 65
5.1　處理器硬體設計概述 66
5.2　蜂鳥E200處理器核設計哲學 67
5.3　蜂鳥E200處理器核RTL代碼風格介紹 68
5.4　蜂鳥E200模組層次劃分 72
5.5　蜂鳥E200處理器核原始程式碼 73
5.6　蜂鳥E200處理器核配置選項 73
5.7　蜂鳥E200處理器核支援的RISC-V指令子集 74
5.8　蜂鳥E200處理器流水線結構 74
5.9　蜂鳥E200處理器核頂層介面介紹 74
5.10　總結 77

第6章流水線不是流水帳——蜂鳥E200流水線介紹 78
6.1　處理器流水線概述 79
6.2　處理器流水線中的亂序 83
6.3　處理器流水線中的反壓 84
6.4　處理器流水線中的衝突 84
6.5　蜂鳥E200處理器的流水線 86
6.6　總結 87

第7章萬事開頭難嗎—— 一切從取指令開始 88
7.1　取指概述 89
7.2　RISC-V架構特點對於取指的簡化 97
7.3　蜂鳥E200處理器的取指實現 101
7.4　總結 116

第8章一鼓作氣，執行力是關鍵——執行 117
8.1　執行概述 118
8.2　RISC-V架構特點對於執行的簡化 121
8.3　蜂鳥E200處理器的執行實現 123

第9章善始者實繁，克終者蓋寡——交付 161
9.1　處理器交付、取消、沖刷 162
9.2　RISC-V架構特點對於交付的簡化 164
9.3　蜂鳥E200處理器交付硬體實現 164

第10章讓子彈飛一會兒——寫回 170
10.1　處理器的寫回 171
10.2　蜂鳥E200處理器的寫回硬體實現 171

第11章哈弗還是比亞迪——記憶體架構 178
11.1　記憶體架構概述 179
11.2　RISC-V架構特點對於記憶體訪問指令的簡化 183
11.3　RISC-V架構的記憶體相關指令 184
11.4　蜂鳥E200處理器記憶體子系統硬體實現 185

第12章黑盒子的視窗——匯流排界面單元BIU 203
12.1　片上匯流排協定概述 204
12.2　自訂匯流排協定ICB 206
12.3　ICB匯流排的硬體實現 210
12.4　蜂鳥E200處理器核BIU 212
12.5　蜂鳥E200處理器SoC匯流排 214
12.6　總結 216

第13章不得不說的故事——中斷和異常 217
13.1　中斷和異常概述 218
13.2　RISC-V架構異常處理機制 221
13.3　RISC-V架構中斷定義 226
13.4　RISC-V架構異常相關CSR寄存器 232
13.5　蜂鳥E200異常處理的硬體實現 232

第14章最不起眼的，其實是最難的——調試機制 246
14.1　調試機制概述 247
14.2　RISC-V架構的調試機制 249
14.3　蜂鳥E200調試機制的硬體實現 251

第15章動如脫兔，靜若處子——低功耗的訣竅 260
15.1　處理器低功耗技術概述 261
15.2　RISC-V架構的低功耗機制 265
15.3　蜂鳥E200低功耗機制的硬體實現 265
15.4　總結 275

第16章工欲善其事，必先利其器——RISC-V可擴展輔助處理器 276
16.1　專用領域架構DSA 277
16.2　RISC-V架構的可擴展性 278
16.3　蜂鳥E200的輔助處理器介面EAI 279
16.4　蜂鳥E200的輔助處理器參考示例 286

第三部分使用Verilog進行模擬和在FPGA SoC原型上運行軟體
第17章冒個煙先——運行Verilog模擬測試 292
17.1　E200開源專案的代碼層次結構 293
17.2　E200開源項目的測試用例 294
17.3　E200開源項目的測試平臺（TestBench） 298
17.4　在Verilog TestBench中運行測試用例 299

第18章套上殼子上路——實現SoC和FPGA原型 302
18.1　Freedom E310 SoC簡介 303
18.2　HBird-E200-SoC簡介 304
18.3　HBird-E200-SoC FPGA原型平臺 311
18.4　蜂鳥E200專用FPGA開發板 320

第19章畫龍點睛——運行和調試軟體示例 321
19.1　Freedom-E-SDK平臺簡介 322
19.2　SIRV-E-SDK平臺簡介 323
19.3　使用SIRV-E-SDK運行示例程式 325
19.4　使用GDB和OpenOCD調試示例程式 328
19.5　Windows圖形化IDE開發工具 331

第20章是騾子是馬？拉出來遛遛——運行跑分程式 332
20.1　跑分程式簡介 333
20.2　Dhrystone簡介 333
20.3　運行Dhrystone Benchmark 335
20.4　CoreMark簡介 337
20.5　運行CoreMark Benchmark 338
20.6　總結與比較 340

附錄部分 RISC-V架構詳述附錄A RISC-V架構指令集介紹 342

附錄B RISC-V架構CSR寄存器介紹 374

附錄C RISC-V架構的PLIC介紹 384

附錄D 記憶體模型背景介紹 392

附錄E 記憶體原子操作指令背景介紹 397

附錄F RISC-V指令編碼清單 400

附錄G RISC-V虛擬指令列表 404

看更多