集成電路設計CAD/EDA工具實用教程

第一部分 模擬集成電路設計工具及使用
第1章 典型電路仿真工具軟件
1.1 Cadence電路仿真工具包
1.1.1 設計環境簡介
1.1.2 電路圖輸入工具Virtuoso Schematic Composer
1.1.3 仿真環境工具Analog Design Environment
1.1.4 仿真結果的顯示及處理
1.1.5 建立子模塊
1.1.6 設計實例——D觸發器
1.2 Hspice電路仿真工具
1.2.1 Hspice簡介
1.2.2 *.sp文件的生成
1.2.3 運行與仿真
1.3 UltraSim仿真技術
1.3.1 UltraSim簡介
1.3.2 仿真環境設置
1.4 芯片封裝的建模與帶封裝信息的仿真
1.4.1 射頻IC封裝簡介
1.4.2 PKG軟件的具體使用
第2章 模擬集成電路設計及仿真實例
2.1 電壓基準源設計及仿真
2.1.1 電壓基準源簡介
2.1.2 電壓基準源分類
2.1.3 實現帶隙基準源的原理
2.1.4 基準源啟動電路
2.1.5 基準源噪聲
2.1.6 基準源輸出驅動
2.1.7 基準源計算機仿真
2.1.8 基準源的版圖設計
2.2 CMOS集成電路噪聲分析及仿真
2.2.1 噪聲類型
2.2.2 噪聲分析方法
2.2.3 連續時間系統的噪聲仿真
2.3 開發電容電器仿真
2.3.1 開關電容電路簡介
2.3.2 開關電容電路的精度
2.3.3 使用雙相無交疊時鐘的開關電容電路的分析方法
2.3.4 開發電容電路的Cadence仿真方法
2.3.5 開關電容電路頻率響應仿真
2.3.6 開關電容電路的噪聲仿真
第3章 版圖繪制及其工具軟件
3.1 典型CMOS工藝流程簡介
3.2 設計規則簡介
3.3 Virtuoso軟件簡介及使用
3.3.1 Virtuoso軟件啟用
3.3.2 Virtuoso快速鍵的使用
3.3.3 設計實例——反相器版圖繪制
3.3.4 PDK簡介
3.4 Laker軟件簡介及使用
3.4.1 Laker使用時需要的文件
3.4.2 Laker軟件啟用及主窗口
3.4.3 Laker基本版圖編輯功能
3.4.4 Laker特有高級版圖編輯功能
3.4.5 原理圖驅動的版圖編輯
3.4.6 設計實例——設計規則驅動的版圖設計
3.4.7 設計實例——利用Mcell完成一個二輸入與非門的版圖設計
3.5 版圖設計中的相關主題
3.5.1 天線效應
3.5.2 Dummy的設計
3.5.3 Guard Ring的設計
3.5.4 Match的設計
第4章 版圖驗證與後仿真
4.1 版圖驗證與後仿真簡介
4.2 Diva驗證工具
4.2.1 Diva DRC規則文件
4.2.2 Diva版圖提取文件
4.2.3 LVS文件的介紹
4.2.4 寄生參數提取文件
4.2.5 設計實例——非門的版圖驗證
4.3 Calibre驗證工具
4.3.1 Calibre規則文件
4.3.2 Calibre使用方法
4.3.3 數要混合電路LVS的操作方法
第5章 設計所需規則文件的詳細說明
5.1 完整的Diva DRC Extract LVS規則文件
5.1.1 Diva DRC規則文件
5.1.2 Diva Extrat規則文件
5.1.3 Diva LVS規則文件
5.2 Diva層次處理語句的圖文解釋
5.2.1 邏輯命令
5.2.2 關系命令
5.2.3 選擇命令
5.2.4 尺寸命令
5.2.5 層生成命令
5.2.6 存儲命令
5.3 Diva中DRC和寄生參數提取語句
5.3.1 Diva DRC語句
5.3.2 Diva寄生參數提取語句
第二部分 數字集成電路設計工具及使用
第6章 系統級建模與數模混合仿真
第7章 數字電路設計與Verilog
第8章 硬件描述語言的軟件仿真與FPGA硬件驗證
第9章 邏輯綜合與Design Compiler
第10章 自動布局布線及Astro
第11章 數字集成電路設計的驗證方法學
第12章 可測性設計及可測性設計軟件使用
參考文獻